|
標簽：
雖然DDR-SDRAM在體系結構上類似于SDRAM，但還是存在兩個主要差別：
DDR-SDRAM比SDRAM擁有更高級的同步電路。
DDR-SDRAM采用一種延遲鎖定環路（DLL）來提供數據選通信號以使數據在SDRAM管腳上有效。控制器使用數據選通信號（每16個輸出有一個選通信號），來對數據進行更為精確的定位、以及對來自于不同DIMM的輸入數據進行再同步。
DDR內存模塊的規范由JEDEC開發和批準。JEDEC是電子工業聯合會（EIA）的半導體標準化組織。有大約350家業內各個領域的成員公司，積極參與標準開發來滿足行業的各種需要。
JEDEC200/266/333MHzDDR規范
184-管腳DIMM,ECC或非ECC
200-管腳SODIMM,ECC或非ECC
172-管腳微型DIMM,非ECC
2.5伏
SSTL-2I/O接口
CAS等待時間:PC1600/2100為2,2.5,PC2700為2.5
支持串行存在監測(SPD)
支持內存芯片堆棧
|
